FIPMS175
Back-gated OFET Interdigitated Substrate
Au source/drain, 230 nm SiO2 gate-insulator, varied W/L from 500 to 4000, 16 transistors per chip, chips (diced)
About This Item
Polecane produkty
Formularz
chips (diced)
opakowanie
pack of 1 (wafer of 60 diced chips)
temp. przechowywania
15-25°C
Szukasz podobnych produktów? Odwiedź Przewodnik dotyczący porównywania produktów
Opis ogólny
Struktura warstwy:
- Bramka: krzem domieszkowany n (domieszkowanie na powierzchni wafla: n~3x1017/cm3)
- Tlenek bramki: 230 nm ± 10 nm SiO2 (utlenianie termiczne)
- Dren/źródło: 30 nm Au z 10 nm warstwą adhezyjną o wysokiej funkcji pracy (ITO), techniką lift-off
- Ochrona: rezystor AR PC 5000/3.1 (rozpuszczalny w AZ-Thinner lub acetonie)
- Układ: patrz zdjęcia
- Rozmiar chipa testowego: 15 x 15 mm2
- Liczba chipów: 60 na płytkę
- Pola kontaktowe: 0,5 x 0,5 mm2
- Liczba tranzystorów: 16 na chip
4 x tranzystory L= 2,5 μm W= 10 mm
4 x tranzystory L= 5 μm W= 10 mm
4 x tranzystory L= 10 μm W= 10 mm
4 x tranzystory L= 20 μm W= 10 mm
Zastosowanie
Opakowanie
Uwaga dotycząca przygotowania
Aby zagwarantować całkowite oczyszczenie powierzchni wafla / chipa z pozostałości rezystancji, należy spłukać acetonem, a następnie natychmiast wysuszyć materiał azotem (sprężonym powietrzem).
Zalecenia dotyczące charakteryzacji materiału:
Jeśli podczas charakteryzacji tranzystorów polowych pojawią się prądy bramki, mogą wystąpić znaczne różnice w ekstrakcji ruchliwości nośników. Dlatego konieczne jest sprawdzenie prądów upływu na odwrotnej stronie (na krawędziach chipa) podłoży OFET.
Przechowywanie i stabilność
Warstwa rezystancji została nałożona, aby zapobiec uszkodzeniom spowodowanym zarysowaniami.
Data wygaśnięcia jest zalecanym okresem tylko dla usunięcia rezystancji. Po usunięciu rezystancji podłoże pozostaje funkcjonalne i nie wygasa.
Informacje prawne
Wybierz jedną z najnowszych wersji:
Certyfikaty analizy (CoA)
It looks like we've run into a problem, but you can still download Certificates of Analysis from our Dokumenty section.
Proszę o kontakt, jeśli potrzebna jest pomoc Obsługa Klienta
Masz już ten produkt?
Dokumenty związane z niedawno zakupionymi produktami zostały zamieszczone w Bibliotece dokumentów.
Produkty
Professor Tokito and Professor Takeda share their new materials, device architecture design principles, and performance optimization protocols for printed and solution-processed, low-cost, highly flexible, organic electronic devices.
Nasz zespół naukowców ma doświadczenie we wszystkich obszarach badań, w tym w naukach przyrodniczych, materiałoznawstwie, syntezie chemicznej, chromatografii, analityce i wielu innych dziedzinach.
Skontaktuj się z zespołem ds. pomocy technicznej