FIPMS175
Back-gated OFET Interdigitated Substrate
Au source/drain, 230 nm SiO2 gate-insulator, varied W/L from 500 to 4000, 16 transistors per chip, chips (diced)
About This Item
Produits recommandés
Forme
chips (diced)
Conditionnement
pack of 1 (wafer of 60 diced chips)
Température de stockage
15-25°C
Vous recherchez des produits similaires ? Visite Guide de comparaison des produits
Description générale
Layer structure:
- Gate: n-doped silicon (doping at wafer surface: n~3x1017/ cm3)
- Gate oxide: 230 nm ± 10 nm SiO2 (thermal oxidation)
- Drain/source: 30 nm Au with 10 nm high work function adhesion layer (ITO), by lift-off technique
- Protection: resist AR PC 5000/3.1 (soluble in AZ-Thinner or acetone)
- Layout: see images
- Test chip size: 15 x 15 mm2
- No. of chips: 60 per wafer
- Contact pads: 0.5 x 0.5 mm2
- No. of transistors: 16 per chip
4 x transistors L= 2.5 μm W= 10 mm
4 x transistors L= 5 μm W= 10 mm
4 x transistors L= 10 μm W= 10 mm
4 x transistors L= 20 μm W= 10 mm
Application
Conditionnement
Notes préparatoires
To guarantee a complete cleaning of the wafer / chip surface from resist residuals, please rinse by acetone and then dry the material immediately by nitrogen (compressed air).
Recommendation for material characterization:
If gate currents appear during the characterization of the field effect transistors, considerable variations could occur at the extraction of the carrier mobility. Therefore it is necessary to check the leakage currents over the reverse side (over the chip edges) of the OFET-substrates.
Stockage et stabilité
Resist layer was applied to prevent damage from scratches.
Expiration date is the recommended period for resist removal only. After resist removal, the substrate remains functional and does not expire.
Informations légales
Faites votre choix parmi les versions les plus récentes :
Certificats d'analyse (COA)
Désolés, nous n'avons pas de COA pour ce produit disponible en ligne pour le moment.
Si vous avez besoin d'assistance, veuillez contacter Service Clients
Déjà en possession de ce produit ?
Retrouvez la documentation relative aux produits que vous avez récemment achetés dans la Bibliothèque de documents.
Articles
Professor Tokito and Professor Takeda share their new materials, device architecture design principles, and performance optimization protocols for printed and solution-processed, low-cost, highly flexible, organic electronic devices.
Notre équipe de scientifiques dispose d'une expérience dans tous les secteurs de la recherche, notamment en sciences de la vie, science des matériaux, synthèse chimique, chromatographie, analyse et dans de nombreux autres domaines..
Contacter notre Service technique